Zroute的先进架构结合了最尖端布线技术,如直接支持软规则,以实现“刻蚀友好”的布线,并避免制造中出现的问题。由于充分考虑到制造规则的影响、时序和其他设计目标,Zroute能够产生高质量的结果(QoR),同时提高制造质量。Zroute还能充分使用现代多核计算平台。结合先进的布线算法和多线程技术,在普通的四核电脑上,Zroute能够为客户设计带来超过10倍的加速。
“具有多线程的能力、以及对网格和非网格布线动态支持的灵活性,Zroute很好地满足了我们对于更快设计收敛的需求。”S3 Graphics技术副总裁Michael Shiuan说,“在我们试用过程中发现,Zroute在单线程时布线收敛要快3.3倍,而在四核平台上整体性能提升10倍以上。”
Zroute集成在IC Compiler之中,成为其标准功能之一,在客户需要的时候,它作为布线工具的备选可以被激活。Zroute的特点是并行优化布线,来迎接未来的技术挑战。与在流程靠后的阶段来解决良率的问题不同的是,Zroute在流程的每一步为良率优化而保留布线资源,以确保良率的影响可以和其他的代价函数一起考虑。另外,Zroute内部的所有阶段都是多线程执行的。它的布线引擎随着线程的增多也显现出运行时间的近线性缩短,从而在IC Compiler客户转移到四核、八核甚至更多核的平台时,确保其显著的增速。
“Zroute充分体现了Synopsys对研发的投入,帮助客户始终站在技术发展的前沿。基于对未来需求的预测,我们很早就着手开发这一新型布线工具,希望不仅能解决新兴的DFM问题、时序等方面的设计目标,而且能在新的多核处理器上非常快地运行。”新思科技公司高级副总裁兼设计实现部门总经理Antun Domic说,“Zroute在早期的使用者中已经取得了很大成功。我们期待着把这一振奋的新技术带给所有IC Compiler的用户。”
Zroute作为IC Compiler的一个标准功能,将在今年6月份提供给有限的一些客户,尚不能大量供货。
关于IC Compiler
IC Compiler是Synopsys的全面物理设计解决方案。通过将物理综合扩展到整个布局和布线过程以及Signoff驱动的设计收敛,来保证卓越的质量并缩短设计时间。上一代解决方案由于布局、时钟树和布线独立运行,有其局限性。IC Compiler的扩展物理综合(XPS)技术突破了这一局限,将物理综合扩展到了整个布局和布线过程。
IC Compiler采用基于TCL的统一架构,实现了创新并利用了Synopsys的若干最为优秀的核心技术。作为一套完整的布局布线设计系统,它包括了实现下一代设计所必需的一切功能,如物理综合、设计规划、布局、布线、时序、信号完整性(SI)优化、低功耗、可测性设计(DFT)和良率优化。
（电子工程专辑）
